Bursa Mekatronik

Özet

Sıcak taşıyıcılar nedeniyle p-MOSFET’lerde oluşan parametre yorulmaların analog uygulamalara uygun modellenmesidir. Tümdevre elemanların çalışmaları süresince sıcak taşıyıcıların neden olduğu elektronların tuzaklara yakalanma ve/veya tuzaklar oluşturma ve/veya yüzey tuzaklar oluşturması sonucunda oksit yükü ve tuzak yoğunluğu değişmektedir. Bu güne kadar sıcak taşıyıcıların oluşumu ve modellenmesi üzerinde çok sayıda çalışma bulunmaktadır. Fakat, bu araştırmaların tamamına yakını sayısal uygulamalar, için yapılmıştır. Analog uygulamalar, sayısal uygulamalara göre bir çok noktada farklılıklar göstermektedir. Önerilen model, sıcak taşıyıcı yorulma modelini ve ömür tahmin etme modelini, analog uygulamalarına uygun olarak, tek bir model olarak yeniden geliştirmiştir. Geliştirilen modelin simülasyon sonuçları, ölçüm sonuçları ile doğrulanmaktadır.

Giriş

Mikroelektroniğin en önemli elemanı MOS alan etkili transistordur. Yüksek yoğunluklu CMOS tümdevreler farklı çalışma gruplarını içerebilmektedir. Bu farklı grupların içinde önemli bir bölüm analog CMOS devrelerden oluşmakta olup analog grupların önemli olmasının nedeni sensörlerle algılanan çevremizdeki büyüklüklerin, analog işaretlerden oluşmasıdır.

Mikroelektronikteki yapıların devamlı küçültülmesinin asıl nedeni toplam üretim maliyetinin düşürülmesi ve rekabet şansının artırılmasıdır. Bunun gerçekleştirilebilmesi MOS transistorun kanal uzunluğunun küçültülmesine bağlıdır. Diğer tümdevre yapıları ile uyumlu olması ve çıkış/dinamik aralığı nedeniyle çoğu kez besleme geriliminin düşürülmesi istenilmez veya gerçekleştirilemez. Kanal uzunluğunun küçültülmesi, besleme gerilimin küçültülmemesi sonucu kanal içindeki elektrik alan artmaktadır. Bu nedenle MOS transistorun savak ucuna yakın kanaldaki elektrik alan artışından dolayı daha fazla yük taşıyıcıları SiO₂ geçit oksidin enerji seviyesini aşabilmektedir. Bu yüksek enerjili yük taşıyıcılara “sıcak taşıyıcılar” denmektedir. Bunlar transistorun SiO₂ geçit oksidine ve Si-SiO₂ ara yüzeyine zarar verebilmektedir. Transistorun SiO₂ geçit oksidinin ve Si-SiO₂ ara yüzeyinin zarar görmesi sonucu transistorun çalışma parametreleri değişebilmektedir. Bu olaya “yorulma” denmektedir.

P-MOS yorulması

P-MOS transistorlarda yorulma sadece elektronların oksitteki tuzaklara yakalanmaları sonucu oluşmaktadır. Şekil 1’de p-MOS transistorun yorulmasına neden olan mekanizma görülmektedir. Kanaldan çıkan delik kısılma bölgesindeki elektrik alanın etkisiyle hızlanmaktadır. Kısılma bölgesindeki deliğin 1.5eV’luk bir enerji ile bir atoma çarpması, yeni bir elektron-delik çiftini meydana getirebilmektedir. Meydana gelen delik diğer deliklerle savak ucuna doğru hareket ederek I_DS savak akımının bir miktar artmasına neden olmaktadır. Serbest kalan elektronların büyük bir kısmı tabana doğru hareket ederek I_B taban akımını oluşturmaktadır (Jang vd., 1997; Jean ve Wu, 1997; Groeseneken, 2001).

Şekil 1. Doymadaki P-MOS transistorun yorulma mekanizması

En az 3.2eV enerjiye ve doğru yöne sahip elektronlar geçit oksidin enerji bariyerini aşarak oksidin içine girebilmektedir (Şekil 2). Geçit oksidinin içindeki elektrik alanı, elektronun geçit ucuna doğru hızlanmasına neden olmaktadır. Oksidin içine giren elektronların büyük bir kısmı geçit ucuna ulaşarak IG geçit akımını oluşturmaktadır (I_G geçit akım değeri I_DS savak akım değerinden çok küçüktür). Oksidin içine giren elektronların bir kısmı üretim anında oluşan tuzaklara yakalanmaktadır. Tuzaklara yakalanan elektronlar oksitte sabit bir negatif yük oluşturmaktadır.

Şekil 2. P-MOS tranzistorun enerji bant diyagramı ile yorulma mekanizması

Okside giren elektronlar Si-SiO₂ ara yüzeyine zarar verebilmektedir. Yeni oluşan bu ara yüzeyler, nadiren delikler tarafından doldurulduğu için yorulmaya olan etkisi ihmal edilmektedir. Oksitteki tuzaklara yakalanmış elektronların oluşturdukları negatif yük, transistorun tüm çalışma bölgelerindeki I_DS savak akımının artmasına neden olmaktadır. Fakat en büyük yorulma, doyma bölgesinde (V_G küçük değerlerinde iken V_DS yaklaşık V_DSsat iken) görülmektedir. Bu olayın doğru modellenmesi için V_FB düzbant gerilimini modelleyen bağıntının yeniden düzenlenmesi gerekmektedir.

Düz-bant geriliminin etkisi

İş fonksiyonu ilk olarak metaller için tanımlandığından, fiziksel manasının açıklanması metaller için daha anlaşılır olmaktadır. Metallerde yasak bant olmadığından elektronlar Fermi seviyesinin etrafında bulunmaktadır. İş fonksiyonunun bu tanımlanması, yarıiletkenler için de kullanılmakta, fakat Fermi seviyesinin etrafında elektronlar bulunmamaktadır. Farklı metallere ait iş fonksiyonu değerleri bilinmektedir. Yarıiletken oluşturulurken kullanılan katkılama maddesinin türü ve miktarı Fermi seviyesini değiştirmektedir ve buna bağlı olarak iş fonksiyonunun değeri değişmektedir. Katkılama işlemi EC ve EV bantların değerlerini etkilememektedir.

Referans noktası olarak sıfır kutuplama gerilim kullanılmamaktadır. Düz-bant durumunun referans olarak alınmasının başlıca nedeni, farklı kutuplama gerilimlerinde silisyum yüzeyin referansa göre değişiminin daha iyi algılanabilmesidir. Sıfır kutuplamada düz-bant oluşmamasının nedeni, iş fonksiyon farkından ve parazit yüklerden (Q0) kaynaklanmaktadır. Düz-bant durumunu elde etmek için oksidin içindeki ve oksit-silisyum ara yüzeyindeki elektrik alanın sıfır olması gerekmektedir. Elektrik alanın sıfır olması, elektrik potansiyelinde herhangi bir değişimin olmaması anlamına gelmekte, yani düz-bant durumuna karşılık gelmektedir. Düz-bant durumunu elde etmek için iş fonksiyonundan ve parazit yüklerden kaynaklanan etkiye karşılık geçit-taban arasına eşdeğer fakat zıt büyüklükte bir gerilim uygulanması gerekmektedir. Bu gerilim düz-bant gerilimi olarak adlandırılmaktadır (VFB).

Yüksek katkılı geçit ucundan dolayı oksit-geçit ara yüzeyindeki parazit yükler MOS transistorun çalışma özelliğine pek etki edememektedir. Buna karşılık oksit-silisyum ara yüzeyindeki parazit yüklerin elektrik alanları kanal içindeki yük taşıyıcılarını etkilemektedir. Bu parazit oksit yüklerin oluşturduğu elektrik alan silisyum yüzeyine ait bantın bükülmesine neden olmaktadır. Bu bant bükülmesini engellemek için parazit oksit yüklerin oluşturduğu etkiyi kompanse edecek büyüklükteki geçite bir gerilim uygulanması gerekmektedir. Pozitif parazit yüklerin oluşturacağı etkiyi kompanse etmek için negatif bir gerilimin geçit ucuna uygulanması gerekmektedir. P-MOS ve N-MOS transistorlarda oluşabilecek tüm parazit oksit yüklerin oluşturduğu etkinin pozitif olduğu kabul edilmektedir (Tsiivdis, 1999; Thewes vd., 1992).

Yorulmanın düz-bant gerilimine etkisi

Bu bölümde yorulmuş bir transistorda düz-bant gerilim ifadesi incelenmiştir. Şekil 3’te yorulmamış bir MOS tranzistorun kutuplanmamış ve kutuplanmış durumdaki yük dağılımı görülmektedir. Bu şekle göre düzbant gerilim ifadesi Denklem (1)’de görülmektedir.

Şekil 3. Yorulmamış bir p-MOS transistorun düz-bant durumu

V_DS=0 için VFB1>0 ve φ_MS>0 dır. Bu durumda düz-bant durumunu elde edebilmek için VGB=VFB1 olması gerekmektedir (Macpherson, 1972; Doucet ve De Wiele, 1973; De Wiele, 1984).

Yorulmuş bir MOS transistorda Si-SiO₂ ara yüzeyin üstünde yükler oluşmaktadır (Şekil 4). Bu durumda düzbant gerilimini elde edebilmek için geçit gerilimi V_GB’nin artırılması gerekmektedir. Yorulmuş bir MOS transistora ait düz-bant gerilim ifadesi Denklem (2)’de görülmektedir.

Şekil 4. Yorulmuş bir p-MOS tranzistorun düz-bant durumu

Yorulmanın savak akımına etkisi

Bir tümdevredeki transistorun yorulması ve devre parametrelerinin değişmesinden dolayı tümdevrenin belirli bir süre boyunca hatasız çalışabilmesi gerekmektedir. Bunun sağlanabilmesi için transistorun en kötü çalışma durumu altında belirli bir süre boyunca belirli bir sınır değerini aşmamasının sağlanması gerekmektedir. Bu tür sınır değerlerinin belirlenir ve transistorun hangi parametrelerine uygulanmasının gerekli olacağına ait güvenlik kriterleri oluşturulur. Transistorun veya bir devrenin belirlenmiş bir çalışma koşulu altında güvenlik kriterlerini aşmadığı süreye transistorun veya devrenin “ömrü” denir. Güvenlik kriterlerinin aşılıp aşılmadığını kontrol etmek için özel kısa zamanlı yorma deneyleri uygulanmaktadır. Bu deneylerin uygulama süreleri birkaç dakika ile birkaç saat arasında değişebilir. İnterpolasyon yöntemi yardımı ile normal çalışma koşulları altındakiömür bulunmaya çalışılmaktadır (Thewes vd., 1992).

Yorulma süresine göre Qdeg,ox yükü artmaktadır, buna bağlı olarak I_DS savak akımı artmaktadır. I_DS savak akımın yorulmaya bağlı en genel ifadesi denklem (3) ve (4)’te görülmektedir.

Deneysel sonuçlar

Bu çalışmada boyutları, W_eff=10μm, L_eff=2μm ve proses parametreleri, tox=20nm, xj=400nm olan bir transistor kullanılmıştır. Deneylerde transistorun test edilmesi için ölçüm cihazı olarak HP4145B parametre analizörü kullanılmıştır.Şekil 5’teki devre düzeneğinde, P-MOS transistorun yorulması için kurulan kutuplama devresi görülmektedir. Bu düzenek HP4145B parametre analizörü ile kurulmuştur. Yorma gerilimi olarak V_D=-7V ve V_G=-1.5V ve toplam yorma süresi olarak 16 saatlik bir zaman aralığı seçilmiştir. Bu yorulmalardan önceki ve sonrakiçıkış özeğrileri Şekil 6’da görülmektedir (Kaçar vd., 2000; Düzenli ve Kuntman 2001; Düzenli ve Kuntman, 2002).

Şekil 5. P-MOS ölçüm deney düzeneği

Şekil 6’da verilen ve deneysel olarak elde edilmiş olan veriler kullanılarak t=16 saat için V_FB2 denklemi aşağıdaki gibi elde edilmiştir

Şekil 6. P-MOS transistorun yorulmadan önce ve sonra V_GS=-1.3V ve V_GS=-0.8V için çıkış özeğrileri (V_DS,yorma=-7V, V_GS,yorma=-1.5V, t=16saat)

Denklem (10) kullanılarak elde edilen simülasyon sonuçları ile deneysel sonuçların karşılaştırılması Şekil 7’de görülmektedir.

Şekil 7. P-MOS transistorun yorulmadan önce ve sonra V_GS = -1.3V ve V_GS = -0.8V için simülasyon ve ölçüm sonuçları

Sonuçlar ve tartışma

Bu çalışmada, sıcak taşıyıcıların p-MOS transistorların savak akımı üzerindeki etkileri incelenmiş ve yeni bir model önerilmiştir.Önerilen bu modeldeki Qdeg,ox yükü belirli bir proses için deneysel sonuçlardan hareket edilerek belirlenmektedir. Elde edilen Qdeg,ox yükü aynı proses yardımıyla üretilen tüm transistorlar için geçerli olmaktadır. Böylece,önerilen SPICE benzetimi kullanılarak, herhangi bir analog devrenin yorulmadan önceki ve yorulmadan sonraki parametre değişimleri ve bunların devre üzerindeki etkileri kolayca incelenebilecektir. Bu da tümdevre tasarımcıları için, devre tasarım süresince, önemli kolaylıklar sağlamaktadır.

Kaynaklar

De Wiele, F. V., (1984). On the Flat-Band voltage of MOS structures on nonuniformly doped substrates, Solid State Electron, 26, 824-826.
Doucet, G. ve De Wiele, F. V., (1973). Threshold voltage of nonuniformly doped MOS structures, Solid State Electron, 16, 417-423.
Düzenli, G. ve Kuntman, H., (2001). P-Mosfet'lerde Sıcak Taşıyıcıların Modellenmesi İçin Yeni Bir Yöntem, Elektrik-Elektronik-Bilgisayar Mühendisliği 9. Ulusal Kongresi Bildiri Kitabı, 355-358, Kocaeli.
Düzenli, G. ve Kuntman, H., (2002). The Basic of an Analytical Model Development for the P-MOS Transistor Degradation, 8th International Conference, Proceedings of OPTIM, 829-834,
Braşov, Romania.
Groeseneken, G., (2001). Hot carrier degradation and ESD in submicron CMOS technologies: how do they interact?, IEEE Transaction on Device and Materials Reliability, 1, 23-32.
Jang, S. L., Tang, T. H., Chen, Y. S. ve Sheu, C. J. (1997). Modeling of hot carrier stressed characteristic of submicrometer pMOSFET, Solid State Electron, 7, 39, 1043-1049.
Jean, Y. S. ve Wu, C. Y. (1997). The threshold voltage model of mosfet devices with localized interface charge, IEEE Transaction on Electron. Device, 3, 44, 441-447.
Kaçar, F., Kuntman, A., Kuntman, H. ve Düzenli, G., (2000). Mosfet’lerde sıcak taşıyıcıların eşik gerilimine etkisinin modellenmesi için yeni bir yaklaşım, ELECO’2000, Bursa.
Macpherson, M. R., (1972). Threshold shift calculations for ion implanted MOS devices, Solid State Electron, 15, 1319-1326.
Thewes, R., Brox, M., Tempel, G., Weber, W. ve Goser, K., (1992). Hot-Carrier Degradation of p- MOSFET's in Analog Operation: The Relevance of the Channel-Length-Independent Drain Conductance Degradation, IEDM Technical Digester, 531-534.
Thewes, R. ve Weber, W., (1997). Effects of hot carrier degradation in analog CMOS circuits, Micro Electron Engineering, 36, 285-292.
Tsividis, Y., (1999). The MOS Transistor, 54pp, McGraw-Hill Press, USA.

Hazırlayanlar :

Gürsel DÜZENLİ, H. Hakan KUNTMAN